Учебная и научная литература
>
Технические науки
>
Радиоэлектроника
>
Электроника
Каталог
:: Java книги
:: Авто
:: Астрология
:: Аудио книги
:: Биографии и Мемуары
:: В мире животных
:: Гуманитарные и общественные науки
:: Детские книги
:: Для взрослых
:: Для детей
:: Дом, дача
:: Журналы
:: Зарубежная литература
:: Знания и навыки
:: Издательские решения
:: Искусство
:: История
:: Компьютеры
:: Кулинария
:: Культура
:: Легкое чтение
:: Медицина и человек
:: Менеджмент
:: Наука и образование
:: Оружие
:: Программирование
:: Психология
:: Психология, мотивация
:: Публицистика и периодические издания
:: Разное
:: Религия
:: Родителям
:: Серьезное чтение
:: Спорт
:: Спорт, здоровье, красота
:: Справочники
:: Техника и конструкции
:: Учебная и научная литература
:Гуманитарные и общественные науки
:Естественные науки
:Технические науки
:Горное дело
:Пищевая промышленность
:Радиоэлектроника
:Автоматика и телемеханика
:Квантовая электроника
:Кибернетика
:Радиолокация
:Радиотехника
:Электрическая связь
:Электроакустика
:Электроника
:Строительство
:Технологии металлов
:Транспорт
:Химическая технология
:Энергетика
:: Фен-Шуй
:: Философия
:: Хобби, досуг
:: Художественная лит-ра
:: Эзотерика
:: Экономика и финансы
:: Энциклопедии
:: Юриспруденция и право
:: Языки
Новинки
Volkswagen Arteon c 2017 по 2021 год, руководство по ремонту и эксплуатации в электронном виде (на английском языке)
Transient-Induced Latchup in CMOS Integrated Circuits
Автор:
Ming-Dou Ker
Издательство:
John Wiley & Sons Limited
Cтраниц:
1
Формат:
PDF
Размер:
0
ISBN:
9780470824085
Качество:
excellent
Язык:
Описание:
The book all semiconductor device engineers must read to gain a practical feel for latchup-induced failure to produce lower-cost and higher-density chips. Transient-Induced Latchup in CMOS Integrated Circuits equips the practicing engineer with all the tools needed to address this regularly occurring problem while becoming more proficient at IC layout. Ker and Hsu introduce the phenomenon and basic physical mechanism of latchup, explaining the critical issues that have resurfaced for CMOS technologies. Once readers can gain an understanding of the standard practices for TLU, Ker and Hsu discuss the physical mechanism of TLU under a system-level ESD test, while introducing an efficient component-level TLU measurement setup. The authors then present experimental methodologies to extract safe and area-efficient compact layout rules for latchup prevention, including layout rules for I/O cells, internal circuits, and between I/O and internal circuits. The book concludes with an appendix giving a practical example of extracting layout rules and guidelines for latchup prevention in a 0.18-micrometer 1.8V/3.3V silicided CMOS process. Presents real cases and solutions that occur in commercial CMOS IC chips Equips engineers with the skills to conserve chip layout area and decrease time-to-market Written by experts with real-world experience in circuit design and failure analysis Distilled from numerous courses taught by the authors in IC design houses worldwide The only book to introduce TLU under system-level ESD and EFT tests This book is essential for practicing engineers involved in IC design, IC design management, system and application design, reliability, and failure analysis. Undergraduate and postgraduate students, specializing in CMOS circuit design and layout, will find this book to be a valuable introduction to real-world industry problems and a key reference during the course of their careers.
Скачать
Скачать легальную копию
Просмотров: 40
Пресс - релиз
string(4) "true" int(290)
К настоящему времени нет отзывов!
Вход
Если Вы забыли пароль, щелкните
здесь
Вы новый клиент?
Зарегистрируйтесь
Информация
Свяжитесь с нами
Как скачать и чем читать
Quiero dinero © 2007
